提出一种适用于智能卡和电子标签的异步低功耗RSA电路结构及其模乘电路结构, 使用GTECH的优化方法和BrzCallMux的实现策略, 基于TSMC 130 nm CMOS标准工艺进行ASIC实现。结果表明, 所提出的异步低功耗RSA的面积最低仅为其他RSA面积的4%, 一次加解密时间最低仅为其他RSA加解密时间的0.216%, 功耗最低仅为其他RSA功耗的16.99%。
提出一种改进的基于人体静电冲击模型(Human Body Model, HBM)应力的瞬态功率模型。利用HSPICE仿真软件, 模拟MOS管遭受的HBM应力, 得到对应的等效直流电压。HBM电路的预充电电压与MOS管对应的等效直流电压值的散点图表明, 两者保持线性关系, 并通过拉普拉斯变化得到证明。与现有的瞬态功率模型相比, 改进后的模型降低了在HBM应力作用下的计算复杂度, 可以更加简便地从统计学上预测MOS管栅氧击穿的发生, 给HBM冲击作用下MOS管栅氧化层可靠性的评估提供参考。
基于已有的传输线脉冲发生器(TLP)与IEC 61000-4-2应力的等效关系, 提出一种以TLP应力作为输入的系统级模型分析方法。与传统的IEC应力作为系统输入的分析方法相比, 该方法解决了对流入待测器件(DUT)残余能量的计算不够精确的问题, 同时提高了DUT失效预测方面的精准性。通过SPICE仿真, 预测了上述两种应力作为系统输入的DUT失效情况。通过相应的印制电路板(PCB)的实测验证, 进一步说明新提出的方法能够提高系统级失效预测的精准性。